13M034PKH - Napredno programiranje komunikacionog hardvera

Specifikacija predmeta
Naziv		Napredno programiranje komunikacionog hardvera
Akronim		13M034PKH
Studijski program		Elektrotehnika i računarstvo
Modul		modul Audio i video tehnologije, modul Biomedicinski i ekološki inženjering, modul Elektroenergetski sistemi Smer - Mreže i sistemi, modul Elektroenergetski sistemi Smer - Obnovljivi izvori energije, modul Elektroenergetski sistemi Smer - Postrojenja i oprema, modul Elektronika i digitalni sistemi, modul Energetska efikasnost, modul Informaciono komunikacione tehnologije, modul Mikrotalasna tehnika, modul Nanoelektronika i fotonika, modul Primenjena matematika, modul Računarska tehnika i informatika, modul Signali i sistemi, modul Softversko inženjerstvo
Tip studija		master akademske studije
Nastavnik (predavač)		prof. dr Zoran Čiča prof. dr Aleksandra Smiljanić
Nastavnik/saradnik (vežbe)		prof. dr Zoran Čiča
Nastavnik/saradnik (DON)		prof. dr Zoran Čiča
Broj ESPB		6.0	Status predmeta	izborni
Uslovljnost drugim predmetima		Nema
Ciljevi izučavanja predmeta		Upoznavanje sa naprednim metodama dizajna telekomunikacionih funkcionalnosti u komunikacionim uređajima. Primena HDL (VHDL, Verilog) programiranja u dizajnu telekomunikacionih funkcionalnosti.
Ishodi učenja (stečena znanja)		Nakon završetka kursa studenti će biti sposobni da hardverski implementiraju kompleksne telekomunikacione funkcionalnosti.
Sadržaj predmeta
Sadržaj teorijske nastave		Analiza primene programabilnih čipova u telekomunikacionim uređajima. Tehnike paralelizacije i pajplajna za postizanje visokih protoka. Na kursu će se izučavati najnoviji softverski paketi za programiranje FPGA uređaja i simulaciju dizajna.
Sadržaj praktične nastave		Vežbe na kojima će se hardverski implementirati i simulirati kompleksne komunikacione funkcije.
Literatura
Z. Čiča, Programiranje komunikacionog hardvera, Akademska misao, 2017. S. Lee, Advanced Digital Logic Design using VHDL, State Machines, and Synthesis for FPGA, Cengage Learning, 2005. M.D. Ciletti, Advanced Digital Design with the Verilog HDL, Pearson Education Dorling Kindersley, 2017. D.L.Perry: VHDL Programming by Example, McGraw-Hill, 2002. V. A. Pedroni, Circuit Design with VHDL, The MIT Press, 2004.
Broj časova aktivne nastave nedeljno tokom semestra/trimestra/godine
Predavanja	Vežbe	DON	Studijski i istraživački rad	Ostali časovi
3	1	1
Metode izvođenja nastave		U okviru vežbi studenti rade u grupama od dva ili tri studenta. Svaka grupa predaje izveštaj sa rezultatima rada, i potom prezentuju i brane svoj izveštaj.
Ocena znanja (maksimalni broj poena 100)
Predispitne obaveze		Poena	Završni ispit	Poena
Aktivnosti u toku predavanja		30	Pismeni ispit	30
Praktična nastava		40	Usmeni ispit
Projekti
Kolokvijumi
Seminari