13E034PKH - Programiranje komunikacionog hardvera

Specifikacija predmeta
Naziv		Programiranje komunikacionog hardvera
Akronim		13E034PKH
Studijski program		Elektrotehnika i računarstvo
Modul		modul Informacione i komunikacione tehnologije - smer Audio i video tehnologije, modul Informacione i komunikacione tehnologije - smer Internet i mobilne komunikacije, modul Informacione i komunikacione tehnologije - smer Mikrotalasna tehnika, modul Sistemsko inženjerstvo i radio komunikacije, modul Telekomunikacije i informacione tehnologije - smer Audio i video tehnologije, modul Telekomunikacije i informacione tehnologije - smer Informaciono komunikacione tehnologije, modul Telekomunikacije i informacione tehnologije - smer Mikrotalasna tehnika, modul Telekomunikacije i informacione tehnologije - smer Sistemsko inženjerstvo
Tip studija		master akademske studije,osnovne akademske studije
Nastavnik (predavač)		prof. dr Zoran Čiča prof. dr Aleksandra Smiljanić
Nastavnik/saradnik (vežbe)		prof. dr Zoran Čiča Aleksa Stoimenov, dipl. inž. el. i rač.
Nastavnik/saradnik (DON)		prof. dr Zoran Čiča Aleksa Stoimenov, dipl. inž. el. i rač.
Broj ESPB		6.0	Status predmeta	izborni
Uslovljnost drugim predmetima		Hema
Ciljevi izučavanja predmeta		Upoznavanje sa metodama implementacije telekomunikacionih funkcija u programabilnim čipovima. Savladavanje HDL (VHDL, Verilog) programiranja i softverskih paketa za programiranje FPGA čipova.
Ishodi učenja (stečena znanja)		Nakon završetka kursa studenti će biti sposobni da implementiraju hardverski dizajn na FPGA čipovima.
Sadržaj predmeta
Sadržaj teorijske nastave		FPGA čipovi imaju široku primenu u telekomunikacionim mrežama, ali i u drugim oblastima. Oni omogućavaju fleksibilnost i visoke brzine procesiranja, i pogodni su za implementaciju svih funkcija sloja linka i mrežnog sloja. Na kursu će se izučavati softverski paketi za programiranje FPGA uređaja vodećih proizvođača, i osnove HDL programskih jezika (VHDL, Verilog) .
Sadržaj praktične nastave		Vežbe na kojima će se hardverski implementirati pojedine komunikacione funkcije u programabilnim čipovima.
Literatura
Z. Čiča: Programiranje komunikacionog hardevera, Akademska misao, 2017 V. A. Pedroni, Circuit Design with VHDL, The MIT Press, 2004. D.L.Perry: VHDL Programming by Example, McGraw-Hill, 2002. S. Palnitkar: Verilog HDL – A Guide to Digital Design and Synthesis, Prentice Hall, 2003.
Broj časova aktivne nastave nedeljno tokom semestra/trimestra/godine
Predavanja	Vežbe	DON	Studijski i istraživački rad	Ostali časovi
3	1	1
Metode izvođenja nastave		U okviru vežbi studenti rade na projektu u grupama od dva ili tri studenta. Svaka grupa predaje izveštaj sa rezultatima rada na projektu, a studenti ga individualno brane.
Ocena znanja (maksimalni broj poena 100)
Predispitne obaveze		Poena	Završni ispit	Poena
Aktivnosti u toku predavanja		30	Pismeni ispit	0
Praktična nastava		40	Usmeni ispit	30
Projekti		0
Kolokvijumi		0
Seminari		0