Навигација

13Е034ПКХ - Програмирање комуникационог хардвера

Спецификација предмета
НазивПрограмирање комуникационог хардвера
Акроним13Е034ПКХ
Студијски програмЕлектротехника и рачунарство
Модулмодул Информационе и комуникационе технологије - смер Аудио и видео технологије, модул Информационе и комуникационе технологије - смер Интернет и мобилне комуникације, модул Информационе и комуникационе технологије - смер Микроталасна техника, модул Системско инжењерство и радио комуникације, модул Телекомуникације и информационе технологије - смер Аудио и видео технологије, модул Телекомуникације и информационе технологије - смер Информационо комуникационе технологије, модул Телекомуникације и информационе технологије - смер Микроталасна техника, модул Телекомуникације и информационе технологије - смер Системско инжењерство
Тип студијамастер академске студије,основне академске студије
Наставник (предавач)
Наставник/сарадник (вежбе)
Наставник/сарадник (ДОН)
Број ЕСПБ6.0Статус предметаизборни
Условљност другим предметимаHема
Циљеви изучавања предметаУпознавање са методама имплементације телекомуникационих функција у програмабилним чиповима. Савладавање HDL (VHDL, Verilog) програмирања и софтверских пакета за програмирање FPGA чипова.
Исходи учења (стечена знања)Након завршетка курса студенти ће бити способни да имплементирају хардверски дизајн на FPGA чиповима.
Садржај предмета
Садржај теоријске наставеFPGA чипови имају широку примену у телекомуникационим мрежама, али и у другим областима. Они омогућавају флексибилност и високе брзине процесирања, и погодни су за имплементацију свих функција слоја линка и мрежног слоја. На курсу ће се изучавати софтверски пакети за програмирање FPGA уређаја водећих произвођача, и основе HDL програмских језика (VHDL, Verilog) .
Садржај практичне наставеВежбе на којима ће се хардверски имплементирати поједине комуникационе функције у програмабилним чиповима.
Литература
  1. З. Чича: Програмирање комуникационог хардевера, Академска мисао, 2017
  2. V. A. Pedroni, Circuit Design with VHDL, The MIT Press, 2004.
  3. D.L.Perry: VHDL Programming by Example, McGraw-Hill, 2002.
  4. S. Palnitkar: Verilog HDL – A Guide to Digital Design and Synthesis, Prentice Hall, 2003.
Број часова активне наставе недељно током семестра/триместра/године
ПредавањаВежбеДОНСтудијски и истраживачки радОстали часови
311
Методе извођења наставеУ оквиру вежби студенти раде на пројекту у групама од два или три студента. Свака група предаје извештај са резултатима рада на пројекту, а студенти га индивидуално бране.
Оцена знања (максимални број поена 100)
Предиспитне обавезеПоенаЗавршни испитПоена
Активности у току предавања30Писмени испит0
Практична настава40Усмени испит30
Пројекти0
Колоквијуми0
Семинари0