Навигација

19М043ВЛСИ - Пројектовање VLSI система 2

Спецификација предмета
НазивПројектовање VLSI система 2
Акроним19М043ВЛСИ
Студијски програмЕлектротехника и рачунарство
Модулмодул Аудио и видео технологије, модул Биомедицински и еколошки инжењеринг, модул Електроенергетски системи Смер - Мреже и системи, модул Електроенергетски системи Смер - Обновљиви извори енергије, модул Електроенергетски системи Смер - Постројења и опрема, модул Електроника и дигитални системи, модул Енергетска ефикасност, модул Информационо комуникационе технологије, модул Микроталасна техника, модул Наноелектроника и фотоника, модул Примењена математика, модул Рачунарска техника и информатика, модул Сигнали и системи, модул Софтверско инжењерство
Тип студијамастер академске студије
Наставник (предавач)
Наставник/сарадник (вежбе)
Наставник/сарадник (ДОН)
Број ЕСПБ6.0Статус предметаизборни
Условљност другим предметима
Циљеви изучавања предметаУпознавање са напредним техникама "front end" методологије пројектовања VLSI система, језицима за опис хардвера, програмабилним компонентама. Разумевање комплексности савремених дигиталних система и модуларног пројектовања. Оспособљавање за рад са напредним софтверским пакетима за пројектовање VLSI система и имплементацију у FPGA чиповима.
Исходи учења (стечена знања)Студенти су упознати са напредним техникама "front end" пројектовања VLSI система и оспособљени за пројектовање и FPGA имплементацију VLSI система.
Садржај предмета
Садржај теоријске наставеЈезици за опис хардвера, стандардни, на нивоу система. Verilog HDL, VHDL vs. SystemC, SystemVerilog. Дијаграм тока HDL пројектовања. Задавање временских параметара. Напредне конструкције у VHDL-у, код за вишеструку употребу. Пројектовање структура за тестирање, аутоматско генерисање тест вектора (ATPG). Преглед актуелних фамилија програмабилних кола. Практични аспекти пројектовања.
Садржај практичне наставеЛабораторијске вежбе, израда пројекта у HDL-у (VHDL, Verilog, SystemC, System Verilog) и FPGA имплементација (Xilinx или Altera развојне плоче).
Литература
  1. S. Sjoholm, L. Lindh, "VHDL for Designers", Prentice Hall, 1997.
  2. Белешке са предавања расположиве на сајту катедре/предмета
  3. J. Rabaey, A. Chandrakasan, B. Nikolić, "Digital Integrated Circuits - A Design Perspective", Prentice Hall, 2003.
  4. John F. Wakerly: “Digital Design – Principles and Practices”, Prentice Hall Int., 2005.
Број часова активне наставе недељно током семестра/триместра/године
ПредавањаВежбеДОНСтудијски и истраживачки радОстали часови
212
Методе извођења наставеПредавања - Power Point презентацијe. У оквиру практичне наставе се студенати упознају са напредним алатима за пројектовање и FPGA имплементацију VLSI система. Тимски рад на изради пројекта.
Оцена знања (максимални број поена 100)
Предиспитне обавезеПоенаЗавршни испитПоена
Активности у току предавања0Писмени испит50
Практична настава10Усмени испит0
Пројекти40
Колоквијуми0
Семинари0