Навигација

13М114ВЛСИ - Рачунарски VLSI системи 2

Спецификација предмета
НазивРачунарски VLSI системи 2
Акроним13М114ВЛСИ
Студијски програмЕлектротехника и рачунарство
Модулмодул Аудио и видео технологије, модул Биомедицински и еколошки инжењеринг, модул Електроенергетски системи Смер - Мреже и системи, модул Електроенергетски системи Смер - Обновљиви извори енергије, модул Електроенергетски системи Смер - Постројења и опрема, модул Електроника и дигитални системи, модул Енергетска ефикасност, модул Информационо комуникационе технологије, модул Микроталасна техника, модул Наноелектроника и фотоника, модул Примењена математика, модул Рачунарска техника и информатика, модул Сигнали и системи, модул Софтверско инжењерство
Тип студијамастер академске студије
Наставник (предавач)
Наставник/сарадник (вежбе)
Наставник/сарадник (ДОН)
Број ЕСПБ6.0Статус предметаизборни
Условљност другим предметимаНема.
Циљеви изучавања предметаУпознати студенте са језицима за опис хардвера (VHDL, Verilog, SystemVerilog, MaxJ). Упознати студенте са процесом развоја рачунарских система за VLSI. Оспособити студенте да самостално дизајнирају, верификују и синтетизују рачунарске системе. Упознати студенте са FPGA технологијом. Упознати студенте са FPGA базираним суперрачунарима са проточном обрадом података.
Исходи учења (стечена знања)Студенти ће овладати основним конструкцијама VHDL-a и Verilog-a, и бити оспособљени да их користе. Студенти ће овладати UVM и основним конструкцијама језика SystemVerilog. Студенти ће бити оспособљени да генеришу конфигурацију и конфигуришу FPGA. Студенти ће бити оспособљени за програмирање FPGA базираних суперрачунара за проточну обраду података.
Садржај предмета
Садржај теоријске наставеПроцес пројектовања рачунарских система. Основне конструкције језика VHDL и Verilog за опис хардвера на нивоу моделовања понашања, моделовања тока података и структурног моделовања. Увод у UVM, основне компоненте и односи између компонената. Основне конструкције SystemVerilog-a. Модел FPGA базираног суперрачунара за проточну обраду података и основне MaxJ конструкције.
Садржај практичне наставеРешавање практичних задатака (VHDL, Verilog, MaxJ). Употреба CAD алата. Примери дизајна ресурса процесора и интерконекција. Дизајн, симулација и синтеза функционалног процесора у FPGA технологији.
Литература
  1. Milutinovic V., SURVIVING THE DESIGN OF a 200MHz MICROPROCESSOR, IEEE Computer Society Press, USA (best seller);
  2. Mencer O, Dataflow Programming with MaxCompiler, Maxeler Technologies;
  3. Ashenden P., The Designer's Guide to VHDL, 3rd Edition, Morgan Kaufmann;
  4. Coffman K., Real World FPGA Design with VERILOG, Prentice-Hall;
Број часова активне наставе недељно током семестра/триместра/године
ПредавањаВежбеДОНСтудијски и истраживачки радОстали часови
221
Методе извођења наставепредавања, аудиторне вежбе, лабораторијске вежбе
Оцена знања (максимални број поена 100)
Предиспитне обавезеПоенаЗавршни испитПоена
Активности у току предавања0Писмени испит50
Практична настава20Усмени испит0
Пројекти
Колоквијуми30
Семинари0