

# **KOMISIJI ZA STUDIJE II STEPENA ELEKTROTEHNIČKOG FAKULTETA U BEOGRADU**

Komisija za studije II stepena, Elektrotehničkog fakulteta u Beogradu, na svojoj sednici održanoj 7.06.2016. godine imenovala nas je u Komisiju za pregled i ocenu master rada dipl. inž. Luke Džudovića pod naslovom „Razvoj verifikacione komponente za paralelni interfejs kamere“. Nakon pregleda materijala Komisija podnosi sledeći

## **IZVEŠTAJ**

### **1. Biografski podaci o kandidatu**

Luka Džudović je rođen 29.05.1992. godine u Beogradu. Završio je osnovnu školu „Janko Veselinović“ u Beogradu. Upisao je VIII beogradsku gimnaziju u Beogradu koju je završio sa vrlo dobrim uspehom. Elektrotehnički fakultet u Beogradu upisao je 2011. godine. Diplomirao je na odseku za Elektroniku 2015. godine sa prosečnom ocenom 8,04. Diplomski rad je odbranio u septembru 2015. godine sa ocenom 10. Diplomske akademske – Master studije na Elektrotehničkom fakultetu u Beogradu, na Modulu za elektroniku upisao je u oktobru 2015. godine. Položio je sve ispite sa prosečnom ocenom 10.

### **2. Opis master rada**

Master rad kandidata sadrži 39 strana. Rad sadrži šest poglavlja i spisak literature sa 11 referenci.

Prvo poglavlje predstavlja uvod u kome su opisani predmet i cilj rada.

U drugom poglavlju su opisane faze tokom projektovanja hardvera, sa akcentom na verifikaciji.

U trećem poglavlju je opisan verifikacioni jezik *SytemVerilog* i UVM metodologija (*Universal Verification Methodology*) koja je korišćena za projektovanje verifikacionog okruženja. Ova metodologija omogućava ponovno korišćenje koda za verifikaciju drugih sličnih modula sa malim promenama u postojećem kodu.

U četvrtom poglavlju je detaljno opisan paralelni interfejs kamere i prikazana su sva pravila i protokoli koji treba da budu zadovoljeni po specifikaciji.

U petom poglavlju je opisano projektovanje verifikacionog okruženja za paralelni interfejs kamere. Prikazane su sve faze verifikacije. Prvo je na osnovu specifikacije modula napravljen test plan, a zatim je projektovano okruženje po pravilima UVM-a. Zatim je u sledećoj fazi opisano kodovanje. Data su kratka objašnjenja za fajlove u kojima je opisan ceo VIP (*Verification Intellectual Property*) i prikazani delovi (header fajlovi) koda. U okviru ovog poglavlju su opisani testovi koji su vršeni i prikazani vremenski dijagrami kojima je potvrđeno funkcionalno poklapanje rezultata simulacija projektovanog verifikacionog okruženja paralelnog interfejsa kamere sa specifikacijom.

U šestom poglavlju je dat zaključak. Analizirane su mogućnosti za proširenje i unapređenje projektovanog verifikacionog okruženja.

### **3. Analiza rada sa ključnim rezultatima**

Master rad dipl. inž. Luke Džudovića se bavi projektovanjem verifikacionog okruženja za paralelni interfejs kamere. Opisani su svi koraci u projektovanju verifikacionog okruženja korišćenjem UVM metodologije i *SystemVerilog* jezika. Komponenta je razvijena tako da može verifikovati serijski interfejs kamere sa i bez samog uređaja koji se verifikuje (DUT – *Device Under Test*).

Najvažniji doprinos rada predstavlja realizovano verifikaciono okruženje za paralelni interfejs kamere koje se uz male izmene koda može koristiti za verifikaciju rada sličnih uređaja ili se može koristiti kao deo nekog većeg verifikacionog okruženja.

### **4. Zaključak i predlog**

Kandidat Luka Džudović je u svom master radu uspešno projektovao verifikaciono okruženje za paralelni interfejs kamere i realizovao komponentu koja se uz male izmene koda može koristiti za brzu, efikasnu i pouzdanu verifikaciju drugih uređaja ovog tipa.

Na osnovu gore navedenog Komisija predlaže Nastavno-naučnom veću Elektrotehničkog fakulteta u Beogradu da prihvati rad „Razvoj verifikacione komponente za paralelni interfejs kamere“ dipl. inž. Luke Džudovića kao master rad i odobri javnu usmenu odbranu.

U Beogradu, 8.05.2017.

Članovi komisije:



dr Jelena Popović-Božović, doc.



dr Radivoje Đurić, doc.