Navigacija

13E044UPV - Uvod u projektovanje VLSI sistema

Specifikacija predmeta
Naziv Uvod u projektovanje VLSI sistema
Akronim 13E044UPV
Studijski program Elektrotehnika i računarstvo
Modul modul Elektronika
Tip studija osnovne akademske studije
Nastavnik (predavač)
Nastavnik/saradnik (vežbe)
Nastavnik/saradnik (DON)
Broj ESPB 6.0 Status predmeta izborni
Uslovljnost drugim predmetima
Ciljevi izučavanja predmeta Upoznavanje sa "front end" metodologijom projektovanja VLSI sistema, osnovama jezika za opis hardvera, programabilnim komponentama. Razumevanje faza u projektovanju VLSI sistema, analize kompleksnosti sistema i modularnog projektovanja. Osposobljavanje za rad sa softverskim paketima za projektovanje VLSI sistema, implementaciju u FPGA čipovima, testiranje i vođenje dokumentacije projekta.
Ishodi učenja (stečena znanja) Studenti su upoznati sa "front end" metodologijom projektovanja VLSI sistema i osposobljeni za projektovanje, verifikaciju i FPGA implementaciju VLSI sistema srednje složenosti.
Sadržaj predmeta
Sadržaj teorijske nastave Jezici za projektovanje hardvera: dijagram toka HDL projektovanja. Verilog HDL i VHDL. Osnovne konstrukcije VHDL-a. Nivoi projektovanja, model ponašanja sistema, strukturni model, zadavanje vremenskih parametara. Simulacija i verifikacija. Projektovanje VLSI sistema korišćenjem FPGA čipova: pregled aktuelnih FPGA familija, upoznavanje sa alatima, praktični aspekti projektovanja.
Sadržaj praktične nastave Laboratorijske vežbe, izrada projekta (VHDL) i implementacija VLSI sistema srednje složenosti (Xilinx, Spartan 3E ploče).
Literatura
  1. S. Sjoholm, L. Lindh, "VHDL for Designers", Prentice Hall, 1997.
  2. Beleške sa predavanja raspoložive na sajtu katedre/predmeta
  3. J. Rabaey, A. Chandrakasan, B. Nikolić, "Digital Integrated Circuits - A Design Perspective", Prentice Hall, 2003.
  4. John F. Wakerly: “Digital Design – Principles and Practices and Xilinx 4.2i”, Prentice Hall Int., 2002.
Broj časova aktivne nastave nedeljno tokom semestra/trimestra/godine
Predavanja Vežbe DON Studijski i istraživački rad Ostali časovi
2 1 2
Metode izvođenja nastave Predavanja - Power Point prezentacije. U okviru praktične nastave se studenati upoznaju sa alatima za projektovanje i FPGA implementaciju VLSI sistema. Laboratorija - 3 laboratorijske vežbe i samostalni rad na izradi projekta.
Ocena znanja (maksimalni broj poena 100)
Predispitne obaveze Poena Završni ispit Poena
Aktivnosti u toku predavanja 0 Pismeni ispit 50
Praktična nastava 10 Usmeni ispit 0
Projekti
Kolokvijumi 0
Seminari 40